設置 | 登錄 | 註冊

目前共有5篇帖子。

74HC595的移位时钟虽然是上升沿边沿触发,但采样的却是高电平的数据

1樓 117.136.70.* 2017-4-3 23:33
例如,当SCLK=0时DIN=1,SCLK=1时DIN=0,则存入的数据是0而不是1。如果要想存储低电平时的数据,必须再串联一个上升沿触发的D触发器。
2樓 117.173.218.* 2017-4-4 07:47
在同样的时钟信号的驱动下,74HC74就是采样的低电平时的数据。
3樓 117.173.218.* 2017-4-4 07:51
如果将SCLK和RCLK接在一起共用一个时钟信号,则输出的是前一个时钟信号的内容,不是本次的内容。
4樓 117.136.63.* 2017-4-4 09:30
在74HC595的内部,时钟信号上串联有两个反相器。当外部时钟信号出现上升沿时,输入的数据从1跳变到0。然而反相器有传输延迟时间t,只有经过2t的时间后,内部的D触发器才获得时钟信号,此时输入的数据已经变成0了,所以存下来的数据就是0而不是1。
5樓 117.136.63.* 2017-4-4 09:34

回復3樓 117.173.218.* 的內容:

如果将SCLK和RCLK接在一起共用一个时钟信号,则输出的是前一个时钟信号的内容,不是本次的内容。
这是因为每个移位寄存器与输出寄存器之间也构成了移位寄存器,当共用的时钟信号到来时,移位寄存器中的内容移送到输出寄存器,然后移位寄存器本身右移移位,所以输出的就是前一次时钟的内容。

內容轉換:

回覆帖子
內容:
用戶名: 您目前是匿名發表。
驗證碼:
看不清?換一張
©2010-2025 Purasbar Ver3.0 [手機版] [桌面版]
除非另有聲明,本站採用知識共享署名-相同方式共享 3.0 Unported許可協議進行許可。