https://blog.csdn.net/ZLK1214/article/details/111085879
目前共有7篇帖子。
Xilinx MIG核读写DDR3内存，连续读写内存的正确方法（时序）及代码
 |
|
|
 |
|
 |
|
 |
|
 |
|
 |
|
Xilinx Artix7 FPGA用MIG核读写DDR3内存十分复杂，不仅仅是IP核本身的配置很难，代码上的使用也很复杂，当时我研究了至少半个月。
|
